实时时钟芯片应用设计时必须要考虑的事项‘ku游’

总述　　动态时钟芯片（RTC）容许一个系统能实时或记录事件，给用户一个不易解读的时间参照。由于RTC的应用于更加普遍，为了避免设计时经常出现的问题，设计者不应熟知RTCs。　　自由选择模块　　RTC能用的总线模块范围很长。串行接口还包括2线（I2C），3线和串行外设模块（SPI）。

并行接口包括多总线（多数据和地址线）和带上分开地址及字节数据输出的设计。模块的自由选择一般来说由所用的处理器类型要求，很多处理器还包括2线或SPI模块。

其它的，如8051处理器及其衍生的处理器反对多路地址和数据总线。时间维持非易失性（NV）RAM和SRAM用完全相同的掌控信号，许多处理器都获取这种便利的模块，也还包括各种有所不同的用电池组反对的RAM。最后，看不到的时钟隐蔽电池供电的RAM中并能用64位的软件协议去采访时钟。

　　可用电池的功能　　在有的应用于中，例如VCRS，如果去除电源，不会遗失时间和日期信息，。许多新的应用于中，即使主电源去除了，拒绝时间和日期信息不应维持有效地。

为了维持时钟晶振运营，要中用一个主电源或者可用电源，或者一个大容量的电容。在这种情况下，时钟芯片必需需要在两个电源之间展开转换。

　　如果有一个电池，例如钮扣型锂电池用于可用电源，当在用可用电源工作时RTC不应设计成尽可能少的消耗功耗。电源转换电路，一般情况下由主电源供电，不会使电源转换到电池供电，并使RTC转入低功耗模式。微处理器和RTC之间的通信一般来说瞄准（称作写出维护），用来使电池供电电流大于和避免数据损毁。

　　许多时钟芯片都还包括一个晶振掌控位，一般来说称作时钟中断（CH）或是晶振使能位（/EOSC）。此位一般来说坐落于秒寄存器或掌控寄存器的最低位（位7），完全在有这位的所有时钟芯片中，初始电池上的选用状态对于晶振来说是违宪的。这容许系统设计者明确提出生产流程，在加装和测试后，用Vbat展开供电，一般来说用个锂电池。

此时晶振正处于一个暂停状态，留存电池到系统电压可以工作。在这个点上，软件/硬件应当启动晶振并促成处置时间和日期。　　在一般情况下，锂电池的工作温度是-40℃到+85℃。

电池无法曝露在+85℃以上的环境中。不含电池和曝露电池的插槽的PCB，例如灵敏性插座，不不应认识到水。排水使电池短路，因此消耗电池。　　时钟模块，盛德和留存限期　　在可用电池模式下，时钟的电流消耗主要来自晶振。

所有具有映射晶振和电池组的时钟模块在出厂时早已构成在里面了并且晶振是不工作的。当晶振不工作时，电池的电流大于自放电电流，或正处于室内温度时每年的0.5%.　　一些时间维持非易失性（NV）RAM模块中用时钟掌控IC和一个SRAM，它们从厂家出来时，晶振不工作且电池对SRAM的供电是不倒数的。VCC第一次去除后，电池就相连到SRAM上，这个功能经常称作盛德，用作留存电池直到模块首次用于。其它时间维持非易失性（NV）RAM模块是单片集成电路（在一块IC中有控制器和SRAM），不必须盛德。

　　模块PCB　　时间维持非易失性（NV）RAM，多路总线时钟，一些看门狗和隐形时钟都可用作模块或者电源帽PCB。模块内部映射一个32.768Hz的晶振和一个锂电池，使得设计PCB显得更容易。

然而，晶振和电池无法容耐再度转往期间的温度。在再度转往后，模块可以用手附上或夹住座子上。只要锂电池会曝露在85℃以上温度，模块也可以用波焊的方法焊到PCB上。

　　电源帽产品使用两片结构来获取一种能再度转往过程的表面焊接设备。用标准的转往技术可将所含RAM和时钟的模块底部加装到电路板上。在焊之后，所含灵敏性电池和晶振的电源帽上部不会突然折断到底部。

本文来源：ku游-www.mysimplemedia.com